Category Archive Investing

Eind september maakte ASML zijn toekomstplannen aan zijn investeerders bekend. ASML, ooit begonnen als dochter van Philips, is een van de belangrijkste enablers van de chipindustrie. Het bedrijf uit Veldhoven levert de machines aan chipfabrikanten waarmee de meest geavanceerde chips van vandaag en morgen geproduceerd worden. Die zogeheten lithografiesystemen zijn nodig voor de cruciale stappen om een chipontwerp op een plak silicium te krijgen. De leading edge-processen maken tegenwoordig gebruik van machines die de chipwafers hiertoe met extreem ultraviolet licht, of euv, belichten.

De chipindustrie waarvan ASML onderdeel is, behaalde in 2020 een winst van pakweg 426 miljard euro. Daarvan is ASML goed voor slechts ongeveer 1 procent, maar desondanks is de chipindustrie sterk afhankelijk van de machines van ASML. Naar verwachting zal de vraag naar chips door diverse factoren in de komende jaren flink doorgroeien. De belangrijkste drijfveren daarvoor zijn onder meer automotive, kunstmatige intelligentie, iot-devices, edgecomputing en de cloud, en 5G-infrastructuur om alles aan elkaar te knopen, en datacentra om alle gegenereerde data te verwerken en op te slaan.

Zoals bekend zijn er in alle sectoren van de industrie tekorten, waarvan de productiecapaciteit van chips in zogeheten fabs er maar een is. De hele supplychain, van bulktransport tot toeleveranciers van halffabrikaten en machines, staat onder druk. Het is geen geheim dat er tijdens de pandemie enorme tekorten van chips zijn ontstaan. Niet alleen de videokaarten en processors waren daardoor slecht leverbaar, maar bijvoorbeeld ook de chips voor de auto-industrie waren zo slecht leverbaar dat sommige fabrikanten de productie moesten stilleggen.

Die tekorten zijn niet binnen een paar maanden opgelost. Analisten verwachten dat er zeker tot 2022, en voor sommige sectoren tot 2023, tekorten zullen blijven. ASML is een van de fabrikanten die hierbij een rol spelen. Het bedrijf werkt met man en macht om aan de vraag te voldoen, maar zowel de machines die het bouwt, als de uitbreidingen van de fabs die daadwerkelijk chips produceren, hebben flink tijd nodig voordat ze productiegereed zijn. Op de volgende pagina’s lopen we door de toekomstplannen die ASML heeft om aan de alsmaar groeiende vraag naar chips te voldoen.

Groei voor halfgeleiderindustrie

De jaarlijkse groei van de halfgeleiderindustrie als geheel wordt geschat op ongeveer 7 procent, maar niet elk segment groeit uiteraard even hard. Bovendien vragen de verschillende segmenten om verschillende chips. ASML rekent in zogeheten waferstarts, aangezien het belichten van chipwafers het segment is waarmee ASML zijn geld verdient. Daarbij maakt het bedrijf onderscheid tussen logic en mpu (ofwel geavanceerde nodes), dram en nand. Er is echter nog een vierde categorie, die groter is dan voorgaande categorieën. Dat zijn de zogeheten mature nodes, groter dan 28nm.

Voor die waferstarts zijn zijn uiteraard systemen van ASML nodig en het bedrijf is van plan in de komende jaren zowel het aantal geleverde machines, als het aantal wafers dat het kan verwerken, flink te verhogen. Daarbij concentreert ASML zich niet alleen op de geavanceerde euv-machines, maar ook op de lithografiesystemen voor duv-lithografie.

Duv en euv

We gaven het al even aan; ASML rekent in waferstarts en dat doet het in duizenden of miljoenen waferstarts per maand. In 2020 bedroeg de totale wafercapaciteit van alle foundry’s en fabrikanten ongeveer 20,8 miljoen waferstarts. De grootste producenten zijn Samsung, met bijna 3,1 miljoen waferstarts, gevolgd door TSMC met 2,7 miljoen waferstarts, en Micron, SK Hynix en Kioxia. Samen is de top vijf verantwoordelijk voor ruim de helft van de wafercapaciteit.

Uitgesplitst per segment verwacht ASML een flinke groei in het aantal waferstarts. Gemiddeld moet dat tot 2025 een jaarlijkse groei van ruim 5 procent worden, met advanced logic als grootste groeimarkt van bijna 10 procent jaar op jaar. De kleinste groei komt van de mature nodes, maar dat is wel het grootste segment in absolute aantallen. Reden voor ASML om de duv-machines dus nog de nodige aandacht te geven.

ASML leverde in 2020 nog ongeveer 250 lithografiesystemen voor droge en immersielithografie, maar dat moet tot 2025 met 50 procent groeien tot ongeveer 375 systemen. Daarbij moet de wafercapaciteit dankzij optimalisaties van de machines zelfs verdubbelen. Ook van de veel duurdere euv-machines moeten er veel meer geleverd gaan worden. In 2020 waren dat 35 stuks; dat moet worden verdubbeld tot jaarlijks 70 stuks in 2025. De wafercapaciteit moet ook hier harder groeien dan het aantal machines. Het aantal euv-systemen verdubbelt, maar de capaciteit moet verdrievoudigen.

Om aan die planningen te voldoen, moet de productiecapaciteit van lithografiemachines efficiënter worden. Machines voor duv, zoals de 193i-scanners NXT:2050i en NXT:2000i, en scanners voor droge lithografie als de NXT:1470 moeten 10 procent sneller geproduceerd gaan worden en de productielijnen moeten worden uitgebreid. Euv-scanners als de NXE:3600D moeten zelfs 35 procent sneller gemaakt worden. Een uitgebreide verbouwing van de ASML-campus in Veldhoven moet dat faciliteren.

Moore’s Law nog steeds levend

ASML benadrukt net als vrijwel elke chipfabrikant dat de Wet van Moore nog altijd niet dood is. Traditionele transistorscaling is misschien niet langer de enige drijvende kracht achter scaling, het speelt nog altijd een belangrijke rol. Naast transistorscaling moet ook het systeem als geheel leiden tot zuinigere en krachtigere chips. Denk hierbij aan technieken als AMD’s chiplets, Intels Foveros en andere voorbeelden van heterogene integratie en 2,5d- of 3d-structuren.

Toch is scaling in de zin van kleinere nodes en dito transistors nog steeds van groot belang, hoewel het lang niet altijd dezelfde transistors zijn die kleiner gemaakt worden. Ook andere klassen transistors worden ontwikkeld, zoals de finfet die Intel tien jaar geleden introduceerde met Ivy Bridge. Om nog kleinere transistors te maken, werkt imec samen met onder meer TSMC en fabrikanten als Intel aan andere typen transistors. Zo zijn gate all around-transistors, ofwel GAA-transistors, of nanosheets in ontwikkeling en voor nog verder in de toekomst komen wellicht atomic channels in focus.

TSMC’s Mark Liu opperde een nieuwe metric om aan te tonen dat de Wet van Moore nog leeft, in ieder geval op systeemniveau. Door het aantal operaties per seconde te delen door de benodigde energie voor die berekeningen, kan een Energy-Efficient Performance-getal, of EEP, berekend worden. Bedrijven en vooral investeerders in de halfgeleiderindustrie kunnen daar blij mee zijn, want als je EEP gebruikt om de prestaties van chips in een grafiek weer te geven, zie je een mooie stijgende lijn. Die stijgt harder dan de transistordichtheid (groen), lithografiedichtheid (zwart) en uiteraard kloksnelheid (wit). Los van mooie grafieken toont EEP aan dat transistors, of liever complete systemen, vier keer zo zuinig worden met een verdubbeling van de transistordichtheid. En uiteraard is dat goed nieuws, want de enorme vraag naar halfgeleiderproducten moet gepaard gaan met een drastische afname van het energiegebruik.

Een voorbeeld hoe design technology co-optimalisation, of dtco, EEP-verbeteringen kan opleveren, is AMD’s V-cache. Door een die met L3-cache boven op de cores te plaatsen, moet een Zen 3-chip 4 tot 25 procent prestatiewinst krijgen en volgens AMD’s cijfers een ruim drievoudige verbetering in EEP opleveren. Uiteraard is dat geen drievoudige tdp-reductie; we zien niet opeens Zen 3-chips met een tdp van 40W. De winst zal vooral zitten in minder geheugentoegang.

Traditionelere scaling blijft uiteraard ook een belangrijke focus in de komende jaren. Zo moeten niet alleen transistors kleiner worden, maar ook de metal pitch, en contactpunten moeten dichter op elkaar. Daarvoor zijn niet alleen lithografiemachines nodig, maar ook controlesystemen. Een belangrijke functie van die systemen is controleren of opeenvolgende lagen netjes boven elkaar liggen. Het heeft immers weinig zin om een chip te maken als de laagjes niet netjes op elkaar aansluiten. Hoe kleiner de node, hoe kleiner de foutmarge mag zijn.

Om de kritieke dimensies van chips te controleren, een proces dat metrologie wordt genoemd, worden optische of scanning elektronenmicrosopen gebruikt. Ook aan die techniek werkt ASML, door zijn e-beam-inspectietool verder te ontwikkelen van een enkele e-beam naar verscheidene elektronenstralen. Zo kan de precisie van e-beam-inspectie gecombineerd worden met hogere throughput en kunnen defecten effectiever worden opgespoord.

We schreven zojuist al dat lithografische systemen nu en in de toekomst cruciaal blijven voor de chipproductie. Ongeacht of er GAA-transistors, forksheets of andere technieken gebruikt worden, moeten de kleinste structuren op een wafer overgebracht worden. De overstap van duv naar euv heeft erg lang op zich laten wachten, maar inmiddels wordt euv in steeds meer kritieke lagen ingezet. Zo gebruikt TSMC euv-lithografie voor de 5nm-node voor ongeveer tien lagen. Met duv, of 193i-lithografie, zouden vier maskers en vier belichtingen nodig zijn voor zo’n enkele laag, terwijl met euv-lithografie slechts één masker en één belichting volstaan.

Voor dram worden de meeste lagen nog met duv gemaakt. Sinds 14nm-dram, een node die als 1Z bekendstaat, wordt euv kleinschalig ingezet door Samsung. Micron en SK Hynix gebruiken euv pas bij de volgende node, 1A, of 13nm. Dat aandeel wordt bij opeenvolgende nodes steeds groter, maar het gros blijft met al dan niet droge duv en nog oudere lithografietechnieken belicht worden. Om een idee te krijgen: voor de huidige 1A-node gebruiken de genoemde drie fabrikanten ongeveer zestig maskers, waarvan minder dan vijf voor euv. Voor 3d-nand is zelfs helemaal geen euv gepland tot 2030. Daar zit de innovatie vooral in steeds meer lagen op elkaar stapelen. Momenteel produceert bijvoorbeeld Micron nand met 176 laagjes en dat moet richting 2030 tot pakweg 500 lagen groeien.

Het chiptype waarvoor de meeste geavanceerde lithografiemachines worden ingezet, is logic. Afhankelijk van de fabrikant wordt voor lagen van transistors kleiner dan de 10nm-node deels euv ingezet. Dat aandeel groeit bij 5nm-nodes; bij 3nm-nodes, 2nm-nodes en kleiner wordt dat aandeel steeds groter. Een aanzienlijk deel wordt echter nog gemaakt met duv, hetzij ArF(i), hetzij ArF en voor een deel nog KrF. Dat zijn de niet-kritieke lagen die met natte of droge duv-lithografie worden gemaakt. Er is een roadmap tot pakweg 2030, die geprojecteerd wordt op 1nm. Bij die featuresize en de stap ervoor van 1,5nm is ook euv zoals we dat nu kennen, niet meer toereikend.

Om de kleinste featuresizes voor de 1nm-nodetransistors te maken, moet euv een kleinere focus krijgen. Door de optische elementen aan te passen kan de apertuur, in lithografie uitgedrukt als het NA-getal, vergroot worden. De huidige euv-machines hebben een NA van 0,33, maar de volgende generatie euv-systemen moet een NA van 0,55 krijgen. Volgens ASML maakt dat een reductie van de featuresize van 1,7x en een toename in transistordichtheid van 2,9x mogelijk. Dat zou een resolutie van 8nm, ofwel lijntjes die 16nm uit elkaar liggen, mogelijk maken. Om de extra kosten te compenseren zouden chipfabrikanten met high-NA-euv met een enkele belichting en een enkel masker twee ‘gewone’ euv-belichtingen en maskers kunnen vervangen.

Afsluitend

De presentaties van ASML en eerdere presentaties van andere chipfabrikanten, waaronder TSMC, en onderzoeksinstituut imec laten zien dat de halfgeleiderindustrie nog altijd hard werkt om van de Wet van Moore een selffulfilling prophecy te maken. Het bekende transistorscaling is, zoals bekend, al lang niet meer toereikend, maar dankzij steeds meer intregratie van processen en ontwerpfilosofie kunnen chips of systemen als geheel steeds sneller en zuiniger worden.

Die design technology co-optimalisation, of dtco, zal in de komende jaren alleen maar belangrijker worden. Dat behelst heterogene chips tot slimme verpakkingen en het stapelen van wafers of chips, naast natuurlijk architectuur. Om dat alles te realiseren, zullen state-of-the-artfabs cruciaal zijn en de machines die daar werken, zijn de spil van de productie. Met de roadmap die ASML heeft laten zien, moeten de oudere lithografiemachines verbeterd worden om als workhorse dienst te blijven doen, terwijl tegelijkertijd de meest geavanceerde euv-apparatuur verder moet worden verbeterd. Daarmee wordt niet alleen het aantal wafers dat kan worden geproduceerd opgeschroefd, zo worden ook kleinere transistors mogelijk.

Voor logic, kortweg microprocessors en andere rekenunits als gpu’s, gaat euv een steeds grotere rol spelen, met high-NA-euv vanaf de tweede helft van dit decennium om onder de 2nm te duiken. Voor dram blijft de inzet van euv in ieder geval tot 2025 beperkt tot enkele lagen en voor nand is nog geen rol weggelegd voor euv. Voor beide chipsegmenten zijn er echter behoorlijk uitgekristalliseerde plannen om tot 2030, of in ieder geval 2025, steeds kleinere, geavanceerde en zuinigere chips te maken.nm = nanometer. De schaal waarin chipstructuren worden gemeten.
ASML = Advanced Semiconductor Manufacturing Lithography
EUV = Extreem UltraViolet. Bij lithografie wordt licht/straling gebruik. Bij de EUV machines heeft dit een golflengte van 13nm, dichtbij het röntgenspectrum (11nm) en dit is extreem ultraviolet licht.
iot = internet of thing
fabs = fabrieken
mpu = microprocessor unit (is als afkorting opgenomen in het artikel)
dram = dynamic random access memory
nand = Not AND (NAND-poort)
Node = geen afkorting, hiermee wordt het productieproces in nm aangeduid. 14nm is een node, 5nm is een andere node.
TSMC = Taiwan Semiconductor Manufacturing Company, ik denk ‘s werelds grootste producent van (geavanceerde) chips.
DUV = Deep UV. Langere golflengte dan EUV. Hieronder vallen verschillende golflengtes, (N)XT (en misschien de oude PAS (Philips Advanced Semiconductor) vallen “onder” DUV.

De oudste (courante) systemen van ASML zijn de PAS systemen, zogenaamde steppers (verplaatsing, statische belichting). Daarna kwam XT, zogenaamde scanners: de belichting gebeurde tijdens een scan, een beweging, dus dynamisch. De volgende machines waren NXT’s, typerend voor immersie (NXT1470 is een uitzondering), waar tussen lens en wafer tijdens exposure een laag water zit waardoor het licht breekt en hiermee kleinere structuren gemaakt kunnen worden.
Als laatste is er EUV. Deze machine is typerend voor het licht. Extreem ultraviolet wordt in een (diep) vacuum gegenereerd: gassen, zoals zuurstof, absorberen het (te veel). In deze machine is de “lens” een set spiegels: lenzen zouden de straling ook (te veel) absorberen. Spiegels hebben dit probleem minder.

193i = 193nm voor de golflengte van het licht, “i” voor immersie.
tdp = thermal design power
ArF = Argon Fluor, de gassen waarmee de lichtbron, de laser, wordt gerealiseerd.
KrF = Krypton Fluor
NA = Numerical Aperture (is als afkorting opgenomen in het artikel)
imec = Interuniversitair Micro-Electronica Centrum (VZW). Een onderzoekscentrum waar onder andere ASML mee samenwerkt.

Lithografiesysteem in een notendop: een chip bestaat uit een reeks lagen. De lagen worden gerealiseerd met een lithografische machine. Lithografie is in de grafische industrie bekend als druktechniek en dit principe (een ontwerp ergens op kopiëren) wordt ook toegepast in een lithografiemachine. De basis waar een chip op wordt gerealiseerd is een plak silicium, een wafer. Het ontwerp wordt daarop “afgedrukt”, waarbij het origineel een masker (of reticle) is. Licht gaat via het masker door de lens (of via spiegels) op de wafer, waar het reageert met een chemische vloeistof, resist. Waar het licht het resist raakt, kan na het belichten dit behandeld worden zodat daar “kanalen” ontstaan (of in het onbelichte deel). Die kanalen kunnen weer opgevuld worden met een geleidend materiaal, waarmee uiteindelijk transistoren gerealiseerd kunnen worden.

Hoe gaat dat in de praktijk? Wafer gaat de machine in, metingen worden verricht (omdat het plaatje op enkele nanometers nauwkeurig geplaatst dient te worden), wafer komt onder de lens/spiegels. Licht gaat via het masker en lens/spiegels op de wafer. De wafer verlaat de machine, wordt nabehandeld, zodat de volgende laag op de wafer belicht kan worden. Laag na laag wordt op die manier gerealiseerd en dat maakt uiteindelijk de (basis van de) chip.